

10/656,902
-864

日 本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日
Date of Application:

2002年 9月24日

出 願 番 号
Application Number:

特願2002-276552

[ST.10/C]:

[JP2002-276552]


出 願 人
Applicant(s):

株式会社日立製作所
日立ソフトウェアエンジニアリング株式会社

2003年 6月16日

特 許 庁 長 官
Commissioner,
Japan Patent Office

太田信一郎



出証番号 出証特2003-3046693

【書類名】 特許願

【整理番号】 K02009821A

【あて先】 特許庁長官殿

【国際特許分類】 H04L 1/00

【発明者】

 【住所又は居所】 神奈川県横浜市中区尾上町六丁目 8 1 番地 日立ソフト
 ウェアエンジニアリング株式会社内

 【氏名】 平田 敬一郎

【発明者】

 【住所又は居所】 神奈川県小田原市国府津 2 8 8 0 番地 株式会社日立製
 作所 ストレージ事業部内

 【氏名】 小島 昭

【特許出願人】

 【識別番号】 000005108

 【氏名又は名称】 株式会社日立製作所

【特許出願人】

 【識別番号】 500063723

 【氏名又は名称】 日立ソフトウェアエンジニアリング株式会社

【代理人】

 【識別番号】 100075096

 【弁理士】

 【氏名又は名称】 作田 康夫

【手数料の表示】

 【予納台帳番号】 013088

 【納付金額】 21,000円

【提出物件の目録】

 【物件名】 明細書 1

 【物件名】 図面 1

 【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 電子装置の同期制御方法

【特許請求の範囲】

【請求項 1】

シリアルインタフェースに接続することができる電子装置であって、自らがデータの受領を実施していない場合でも、シリアルインタフェース上に流れる情報からクロック成分を抽出し、自らが生成しているデータの受領のためのタイミングクロックとの同期状態を監視することを特徴とする電子装置の同期制御方法。

【請求項 2】

請求項 1 記載の電子装置の同期制御方法において、前記電子装置が、インタフェース上に流れている情報から抽出したクロック成分のクロックと、自らが生成しているデータの受領のためのタイミングクロックとの同期はずれを検出した場合に、自らが生成しているタイミングクロックを、前記クロック成分のクロックに合致させるように、自己同期を行うことを特徴とする電子装置の同期制御方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、インタフェースに接続された複数の電子装置間の情報伝送技術に係り、特に、ある電子装置が情報を受け取る前に、別の電子装置に対する情報を用いて、伝送される情報を受け取るタイミングを予め整えておく技術に関する。

【0002】

【従来技術】

複数の電子装置間で情報をデジタル信号で送受することが頻繁に行われるようになってきた。

デジタル信号のデータ送受信では、例えば、データを信号線を用いて伝送する際には、信号線に印加する電圧の高低・長短に、デジタル情報であるビットの状態を割り当てる。正しくデータを受信するためには、デジタル情報の信号からタイミングの情報、つまりクロック成分を抽出しなければならない。

【 0 0 0 3 】

デジタル情報からクロック成分の抽出を行うことを、タイミングクロックの同期を取るというが、電子装置では、通常、次のような同期制御が行われている。

例えば、シリアルインタフェースでは、データ転送の同期制御のために、データを送出する送信側の電子装置が、データ信号にクロック成分を埋め込んでデータを送出する。受信側の電子装置は、受信したデータ信号からタイミングクロックを抽出し、受信側電子装置自らが生成しているタイミングクロックと同期を取っている（いわゆる「自己同期」）。

【 0 0 0 4 】

自己同期でデータ信号の中にタイミングクロック成分を埋め込む代表的な技術としては、「8 B / 1 0 B」がある。「8 B / 1 0 B」は8ビットコードに2ビットの冗長ビットを加えて10ビットコードで表現するものであり、ファイバーチャネル、IEEE 1394 b、シリアルATAその他のシリアルインタフェースが採用している符号化方式である。

ビットの「0」と「1」を、単純に電圧の高低・長短に割り当てた場合、0や1のビットパターンが連続してしまうと、データ信号が全く変化しなくなるため、受信側で同期がとれなくなってしまう。そこで、「8 B / 1 0 B」はデータに2ビットの冗長性を持たせることで、ビットパターンが0の連続や1の連続の場合でも冗長部分で一定周期に信号の状態が変化するようにするものである。

この自己同期方式による同期はずれの検出と同期制御は、従来、データ信号を受領している最中に実施するものであった。

データ信号の受領中に何らかの要因で同期がはずれてしまった場合には、受信側の電子装置は、データ転送エラーを検出し、エラーが生じたことをデータの送信側の電子装置に報告する。これを受けた送信側の電子装置は、データ転送の再送信を実施する。

また、その電子装置に宛てられたデータに、既に同期はずれの状態が発生している場合には、当然、データ転送エラーを検出し、送信側の電子装置にデータの再送信をしてもらうこととなる。

【 0 0 0 5 】

このように同期はずれデータを受領した電子装置は、送信側の電子装置にデータの再転送を要求し、送信側の電子装置はデータを改めて送信することとなり、データ転送効率の阻害要因となっていた。

【0 0 0 6】

【特許文献1】特開昭62-117052号公報

【特許文献2】特開平 5-206847号公報

【特許文献3】特開平 6-232846号公報

【発明が解決しようとする課題】

従来技術では、自己が宛先となっているデータであることを受信側の電子装置が認識して初めて、データに埋め込まれたクロック成分を抽出して後の処理を開始していた。これでは、自己が宛先となっているデータが同期はずれデータであった場合に、データの再送信要求、再送信、受信、クロック抽出等の手順が繰り返されることとなり、送信側と受信側のデータ転送効率が著しく劣化する。

【0 0 0 7】

データ転送のタイミングが、同期はずれとなる原因には、インターフェースに接続されている他の電子機器の活栓挿抜ノイズや、外部からの電磁ノイズがある。これらの原因は、データを受領していない場合でも発生し得るが、従来の電子装置では、自己がデータを受領している場合でないと、同期がはずれていることを認識できないし、自己同期の回復も実施できなかった。

【0 0 0 8】

本願の発明者らは、自己の電子装置がデータを受領していない場合でも、インターフェース上に流れてくる情報を用いて、予めクロックを自己同期させておけば、自己の電子装置宛にデータが送信された場合であっても、同期はずれによるエラー発生を生じることなくデータ受信を完了できることを、想起するに至った。

【0 0 0 9】

【課題を解決するための手段】

インターフェースに接続されている電子装置に対し、

1) この電子装置がデータを受領していないときに、インターフェース上に流れ

ている情報を監視し、その情報に含まれるクロック成分からクロックを抽出し、そのクロックと自らの電子装置が生成しているクロックとの同期が取れていることを監視する機能と、

2) この電子装置がデータを受領していないときに、インターフェース上に流れている情報から抽出したクロックと、自らの装置が生成しているクロックとの同期はずれを検出した場合には、抽出したクロックに自らの装置のクロックを同期させる機能とを設ける。

【0010】

インターフェースによっては、例えば、ファイバーチャネル（FC-A L）に接続された電子装置間では、自己の電子装置宛のデータを受領していない場合でも、ループ上に流れている他の電子装置宛のデータ（自己の電子装置から見ればアイドルデータとなる）や、そのループを共用している他の系統の転送情報を監視することで、転送される情報からクロック成分を抽出して、自らが生成しているタイミングクロックとの同期状態のチェックを実施することができる。

【0011】

また、同期はずれを検出した場合には、これらアイドルデータや他系の転送情報に含まれるクロック成分を利用することで、自己同期の回復を実施することができ、自己の電子装置に宛てられたデータを、データ伝送クロックの同期がとれた状態で確実に受領できる。

【0012】

【発明の実施の形態】

本発明の適用例について図面を用いて説明する。

図1に於いて、ホストコンピュータ10は、ループ状のシリアルインタフェースケーブル20に接続され、周辺装置30及び周辺装置40とのアクセスが可能となっている。ここで、ホストコンピュータ10は、周辺装置40に対するデータ送出を実施することを想定する。

【0013】

このとき、周辺装置30に内蔵されたデータ転送同期制御部35は、シリアルインタフェースケーブル20上に流れる、他の周辺装置40に対するデータに組

み込まれたタイミングクロックを抽出して、自己が生成しているタイミングクロックとの比較を実施する（a）。つまり、データ転送抽出タイミングクロックと自己生成タイミングクロックとの同期チェックを行う。

【 0 0 1 4 】

データ転送同期制御部 3 5 は、データ転送抽出タイミングクロックと自己生成タイミングクロックとで同期はずれを検出した場合（b）には、自己が生成しているタイミングクロックを、データ転送抽出タイミングクロックに合致するように制御する（c）。

【 0 0 1 5 】

なお、このクロックの同期はずれの検出では、シリアルインタフェースケーブル 2 0 上で、突発的に発生するノイズを除外する必要がある。同期はずれの継続する時間を監視し、所定の時間以上、同期はずれを検出し続けた場合その他同期はずれの確証をとった場合に、自己同期を開始する。

【 0 0 1 6 】

図 2 及び図 3 に、データ転送制御部 3 5 における自己同期制御のフローチャートを示す。

同期はずれは、上述のように突発的なケーブルノイズによるものを除外するように制御する。これを実現するため、一定時間に同期はずれ状態が何回続いたかを数える同期はずれ回数のカウンタと一定時間を計測するためのタイマーを用意する。

【 0 0 1 7 】

まず、同期はずれ回数をゼロに初期化する（ステップ 1 0 0）。

自己の周辺装置 3 0（以下、自機器と略記する）が、現在、データ転送を実施していない、アイドルの状態であるかをチェックする（ステップ 2 0 0）。アイドル状態でない場合、本処理からは抜ける（EXIT）。

【 0 0 1 8 】

シリアルインタフェースケーブル 2 0 上に他の周辺装置 4 0（以下、他機器と略記する）に対するデータやアイドル信号その他の情報が流れていることをチェックする（ステップ 2 1 0）。データが流れていることを確認した場合、当該デ

ータからタイミングクロックを抽出する（ステップ 3 0 0）。

【 0 0 1 9 】

抽出したデータ転送のタイミングクロックと自己で生成しているタイミングクロックとの同期を比較する（3 1 0）。同期はずれを検出した場合（3 2 0）、同期はずれの状態が規定時間持続するかをチェックするための回数レジスタとタイマーを初期化してスタートさせる（図 3、ステップ 4 0 0 とステップ 4 1 0）。

【 0 0 2 0 】

同期はずれの状態が規定時間持続した場合には、同期はずれの事象であると検出し、同期はずれ回数のカウンタを 1 つ増加し更新する（ステップ 4 2 0）。

同期はずれの事象が規定回数以上となった場合（ステップ 4 3 0）で、かつ、同期はずれの状態が規定時間以上続いていることを確認した上で（ステップ 4 4 0）、自己同期回復処理を起動する（ステップ 5 0 0）。

【 0 0 2 1 】

こうして自機器のタイミングを予め整えておき、自機器に対するデータを受信すると即座にステップ 2 0 0 で E X I T した後、データの抽出処理その他のデータ受信のための処理を開始することができ、同期はずれとなる頻度を相当量、減らすことができる。

【 0 0 2 2 】

【発明の効果】

本発明は、電子装置が自己宛のデータを受け付ける前から、自己のクロックの同期を取っておくため、データを同期はずれとならないよう受領できるので、エラーの発生を未然に防ぐ効果がある。

【 0 0 2 3 】

シリアルインタフェースに複数の機器が接続されている場合に、インタフェースに流れている他機器に対するデータのタイミングクロックを監視し、自己のタイミングクロックとの同期を合わせることで、自らがデータを受信する場合に、同期はずれ状態でデータを受領することによるデータの受領エラーを未然に防ぐ効果がある。

【図面の簡単な説明】

【図 1】

本発明の電子装置の同期制御方法を説明するための概念図である。

【図 2】

周辺装置が有するデータ転送同期制御部において、データ転送同期処理を実施するためのフローチャートを示す図である。

【図 3】


図 2 の続きである。

【符号の説明】

ホストコンピュータ…… 1 0、 シリアルインタフェースケーブル…… 2
0、
周辺装置…… 3 0、 データ転送同期制御部…… 3 5、
周辺装置…… 4 0。


【書類名】 図面

【図 1】




【図 2】

図 2



【図 3】

図 3



【書類名】 要約書

【要約】

【課題】

シリアルインタフェースで、他系のデータ転送に含まれるタイミングクロックを抽出し、自己のタイミングクロックとの同期状態を常時、監視し、同期がはずれている場合には、自己同期の回復を実施することで、同期がはずれた状態でデータ転送を実施することによるデータ転送エラーを未然に防止する。

【解決手段】

データを受領していないアイドルの状態でも、シリアルインタフェースケーブルに流れるデータのタイミングクロックと、自己が生成しているタイミングクロックとの同期チェックと同期合わせを常時、実施する機能を設ける。

【選択図】 図 1

認定・付加情報

特許出願の番号	特願 2 0 0 2 - 2 7 6 5 5 2	
受付番号	5 0 2 0 1 4 1 7 8 2 2	
書類名	特許願	
担当官	第八担当上席	0 0 9 7
作成日	平成 1 4 年 9 月 2 5 日	

<認定情報・付加情報>

【提出日】	平成14年 9月24日
-------	-------------

出 願 人 履 歴 情 報

識別番号 [000005108]

1. 変更年月日 1990年 8月31日

[変更理由] 新規登録

住 所 東京都千代田区神田駿河台4丁目6番地
氏 名 株式会社日立製作所

出 願 人 履 歴 情 報

識別番号 [500063723]

1. 変更年月日 2000年 1月11日
[変更理由] 新規登録
住 所 神奈川県横浜市中区尾上町6丁目81番地
氏 名 日立ソフトウェアエンジニアリング株式会社